Allegro常见问题及解决方法
本文目录
allegro常见问题解答
allegro常见问题解答
allegro是Cadence推出的先进 PCB设计布线工具，下面我准备了关于allegro常见问题解答，欢迎大家参考!
1无论哪个版本都经常出现自动退出，提示为非法操作，然后不能存盘，自动退出。(ALLEGRO)
(出现这种情况，主要是操作系统方面的原因，ALLEGRO要求在英文NT或 WINDOWS 2000下使用.在中文WINDOWS 2000下,出错概略提高许多。事实上，设计人员应充分使用Allegro的Autosave功能，以避免各种情况下引起的数据丢失。提示：Allegro在异常退出时，会在当前设计目录下产生一个后缀为sav的文件。用Allegro打开该文件，另存为brd文件即可)
2在ALLEGRO中，编辑焊盘时，经常会出现“执行程序错误”而退出程序，且没有备份文件，导致之前的工作白费。
(此问题14.1已经解决，而且同样与操作系统有关)
3在从自动布线器(SPECCTRA)建军回到ALLEGRO后，输出表层的线、孔就与器件成为一个整体，移动器件时，线、孔就附在上面一起移动。
(实际上，这个功能是Cadence应大多数用户要求而添加上的，主要是为了方便移动器件的时候fanout后的引腿和via能跟着一起移动。如果你实在不愿意这么做，可以执行下面这个Skill程序解决，以后版本将会有选项供用户选择：
; The following Skill routine will remove invisible
; properties from CLINES and VIAS.
; The intent of this Skill program is to provide
; users with the ability of deleting the invisible
; properties that SPECCTRA/SPIF puts on. This will allow the moving
; of symbols without the attached clines/vias once the
; design is returned from SPECCTRA if the fanouts were originally
; put in during an Allegro session.
;
; To install: Copy del_cline_prop.il to any directory defined
; within your setSkillPath in your
; allegro.ilinit. Add a"load("del_cline_prop.il")"
; statement to your allegro.ilinit.
;
; To execute: Within the Allegro editor type"dprop" or
;"del cline props". This routine should
; only take seconds to complete.
;
; Deficiencies: This routine does not allow for Window or
; Group selection.
;
; WARRANTIES: NONE. THIS PROGRAM WAS WRITTEN AS"SHAREWARE" AND IS AVAILABLE AS IS
; AND MAY NOT WORK AS ADVERTISED IN ALL ENVIRONMENTS. THERE IS NO
; SUPPORT FOR THIS PROGRAM.
;
; Delete invisible cline/via properties.
;
axlCmdRegister("dprop"'delete_cline_prop)
axlCmdRegister("del cline props"'delete_cline_prop)
(defun delete_cline_prop()
;; Set the Find Filter to Select only clines
(axlSetFindFilter?enabled(list"CLINES""VIAS")
?onButtons(list"CLINES""VIAS"))
;; Select all clines
(axlClearSelSet)
(axlAddSelectAll);select all clines and vias
(setq clineSet(axlGetSelSet))
(axlDBDeleteProp clineSet"SYMBOL_ETCH");Remove the property
(axlClearSelSet);unselect everything
4.用贴片焊盘(type=single)做成的package，用toolspadstackmodify design padstack...编辑，发现type变成了blind/buried。为什么会这样?
(这是软件显示上的小漏洞，但是丝毫不影响使用，焊盘还是事实上的single)
5.修改过焊盘后以同名保存(替换了原来的焊盘)，但是用toolspadstackmodify design padstack...检查用该焊盘做的package，发现仍旧是老焊盘，而事实上任何目录中老焊盘都不存在了。既然allegro是要到pad_path中调用焊盘的，为什么会出现这种情况?
(修改完焊盘之后,需要update pad才能更新，因为Allegro是把相关的数据都纳入到brd文件集中管理的)
6.打开padstack editor就会出现这样的`提示：pad_designer:Can't open journal file。于是新做的焊盘无法保存，提示：failed to open file'#T001632.tmp'。
(请检查系统环境变量设置是否正确;另外所有路径都不能使用汉字)
7.AELLGRO中竟然无UNDO、REDO这种常用FUNC,让人非常费解!!!
(15.0版本将增加Undo、Redo功能)
8，ALLEGRO中直接从库中调的元件不能定义网络及 Ref des。
(是的。这样一来可以保证你LAYOUT结果和原理图目的是一致的，而不会因为不小心而出错。一般我们不应该直接从库中调元件，而应通过导入新的NETLIST来增加新元件.)
9，公英制转换偏差太大。
(由于计算精度的限制，公英制的来回转换会产生一定的累积误差，因此在设计过程中，应尽量避免频繁转换公英制)
10，对于颜色的设置不能EXPORT颜色文件，每块PCB都必须重新设置颜色。
(Allegro没有保存颜色表的功能，但是可以通过其他简单的方法解决，如：调用Script功能;或着准备一个空板，里面只保存偏好的颜色设置，把网表Export到这个空板就可以了)
11，Allegro里没有对齐元件的功能。
(后面版本的Allegro将会有对齐功能)
12，垃圾文件太多，不知那些有用。
(Cadence实际上极少产生垃圾文件，许多文件都是设计高速PCB所需要的。)
13，Allegro步线抓焊盘的功能太弱，不能保证线段结束时连接在PIN的中心。
(在Allegro右面的Control panel->Option中选择:Snap to connect point，并请在布线时连到Pad前,右键选TOGGLE即可。如经常性出现此问题，可将TOGGLE设成快捷键方式)
14，编辑Shape时,选择Boundary还得十分小心，有一点重合都不行。
(可以通过调整GRID来修改铜箔，这样一来更容易)
15.CCT布线时网络不高亮;由ALLEGRO到CCT前布的线只能删除,不能回退,不能自动优化鼠线.
16.ALLEGRO:鼠线不能只显示当前屏幕上的PIN的鼠线,全屏布线时高亮不明显.
(方法一：可以在setup->user preference->display中，勾选display_nohilitefont项，将高亮设为实线显示;
方法二：改变高亮颜色。点击Hilight按钮，右面控制面板的Option栏会提供可选择的颜色表;
方法三：使用Shadow Mode，明暗的对比度可以在Color and Visibility中的Shadow Mode项调整。)
;allegro导出封装失败 allegro如何增加封装库及LOGO的方法
在Allegro软件中添加LOGO的具体步骤是什么呢？首先，我们需要在百度网中搜索并下载“guokong”库，随后将该库的路径添加至系统中。具体操作方法如下：打开软件后，依次点击“Place”菜单，再选择“Manyally...”，这将弹出一个对话框。在该对话框中，我们需要选择“Advanced Settings”选项，这一步至关重要，它能够帮助我们更好地设置LOGO的位置和显示方式。
接下来，我们需要对LOGO进行进一步的配置。在“Advanced Settings”选项中，我们可以对LOGO的大小、颜色和透明度进行调整。此外，还可以设置LOGO的显示位置，确保它能够准确地出现在我们想要的位置。值得注意的是，这些设置的细微差别可能会影响到最终的设计效果，因此建议进行多次尝试，以找到最合适的配置。
除了LOGO的添加，我们还可以在Allegro中创建封装库。创建封装库的过程相对简单，只需按照以下步骤操作即可：首先，打开Allegro软件，然后点击“Tools”菜单，接着选择“Create Library”。在弹出的对话框中，选择相应的封装类型和参数，最后点击“OK”完成创建。创建封装库后，我们就可以根据需要添加元件，进行电路设计了。
在创建封装库的过程中，我们还可以添加LOGO作为库的标识。这一步骤非常重要，因为LOGO能够帮助我们快速识别封装库，避免混淆。添加LOGO的方法与添加普通LOGO类似，只需在“Create Library”对话框中选择“Advanced Settings”，然后按照之前的方法进行设置即可。
最后，为了确保封装库和LOGO的正确性，我们还需要进行一系列的检查和测试。例如，可以使用“Library Manager”工具检查封装库的完整性，确保所有元件都已正确添加。同时，我们还需要测试封装库的性能，确保它能够满足设计要求。通过这些检查和测试，我们可以确保封装库的质量，从而提高设计效率。
Allegro Out Of Date Shapes原因及解决方法(亲测可用)
使用 Allegro设计PCB板时，查看Status，经常会遇到out of date shapes的警告信息，具体如下：
dynamic shape is still out of data or empty.Run out of date shapes Report from status dialog to identify them.
此问题是由于铺铜时有shape没有铺上，产生多余的shape。此问题的常规解决方法如下：
1.关闭所有层的颜色，仅打开所有层的Bound这一选项的颜色；
2.查看报告。即打开shape dynamic state这个报告，根据报告提示的具体位置找到此shape；
3.在Find菜单中，选中shape，删除此shape。
通常情况下，此时已没有警告信息，可以顺利生成光绘。
但是，如果经过以上的过程依然提示out of data shapes怎么办？
这就需要进一步的处理，保存当前的PCB，进入brd文件所在的目录，按照文件类型排序，删除.brd文件以外的全部文件，这时再次打开刚刚保存的PCB文件，就会发现out of data shapes的警告已经消失。
